专业项目汇总
单击下列项目课题，可展开阅读相关描述。每个项目都介绍了对应的动机、技术挑战以及所呈现的结果。（↓下图是基于InP HBT工艺的CML电路局部显微图）
XX公司（Now) | 2023年至今 @ 中国·上海
课题 - （超）高速高精度ADC设计
Oops…不对外开放~( • ̀ω•́ )✧
Hisilicon公司（老东家） | 2020 - 2023年 @中国·上海
课题 - CMOS/BiCMOS高频高速系列IC设计
Oops…不对外开放~( • ̀ω•́ )✧
IMECAS（在校) | 2017 - 2020年 @ 中国·北京
课题1 - InP HBT宽带跟踪保持放大器（THA）
提出一种发射极阻容退化结构的THA设计。测试表明该THA在24-Gsps采样率下可正常工作，-3 dB小信号跟踪带宽大于22 GHz，第一区内的SFDR和大信号THD分别好于32 dB和-25 dBc。
课题2 - InP HBT高线性度跟踪保持放大器（THA）
使用Vbe调制补偿技术的线性化方法设计了一款40-Gsps的 THA。测试结果表明其小信号跟踪带宽达到21.8 GHz，而第一区内的SFDR＞39.4 dB，大信号THD＜-32.7 dBc。
课题3 - InP HBT高速电路DAC、ADC项目
使用了有源电感峰化技术设计了一款超宽带的THA芯片，时钟路径采用CPWG结构。仿真结果表明，其采样率为64-Gsps, -3 dB小信号跟踪带宽可达到67 GHz，第一区内的大信号THD＜-25.5 dBc。已TO，没来得及测试
独立设计了一款30-Gsps，3-bit的DAC核心原形芯片。测试结果表明，该DAC芯片在15 GHz的时钟频率下，输入为30Gbps的数字码，可正确输出正弦波模拟信号，INL和DNL绝对值均小于0.5 LSB。同时结果表明该DAC原形芯片可实现最好31.5 dB的SFDR性能。
基于24-Gsps超高速THA的设计和测试结果，独立设计了一款单路16-Gsps，3-bit的Flash ADC（下图右上）。后仿结果表明，时钟频率为16 GHz时，该ADC在7.9 GHz，-10 dBm输入模拟正弦波下实现了模数转换的功能，该条件下的THD＜-25.6 dBc，满足了3-bit的设计要求。毕业没来得及TO和测试。
Xidian（在校) | 2015 - 2017年 @ 中国·西安
课题 - GaAs HBT跟踪保持放大器（THA）
独立设计了一款THA，使用“SEF+Schottky二极管”作为T/H开关级以增强保持模式隔离、同时实现快速时钟切换的功能。因设备和散热限制，最终进行eSOP8封装，做PCB测试。结果表明时钟频率可达到8GHz，小信号带宽>3.6GHz，SFDR=43.9dB@0.5GHz，功耗约0.5W。
课题 - GaAs HBT功率放大器（PA）
独立设计了一款sub-6G的单级PA，采用偏置弥散补偿电路和RC反馈结构以提高线性度和效率，在片测试结果表明其大信号输出带宽4.2GHz-5.8GHz，饱和输出功率为23.2dBm，峰值PAE为47.2%，带内峰值PAE>40%。
